Библиотека

Материалы к курсу — от первого провода до ассемблера.

Содержание

Гайды по уровням — пошаговые прохождения 47 заданий
Руководства по компонентам — даташиты всех элементов
Статьи по схемотехнике — теория и концепции
Verilog / Программирование железа — цикл статей «От кода к кремнию»
Для преподавателей — методические материалы для внедрения курса
Программа курса — таймлайн 47 уровней: задание, сложность, время и результат
Схемотехника: с чего начать — хаб по теме: предмет, четыре навыка, маршрут на 47 уровней и книги
Вступления — интерактивные объяснения перед 14 ключевыми уровнями: опыт, правило, перенос, «зачем»

Гайды по уровням

Пошаговые описания заданий и решений для каждого из 47 уровней.

Руководства по компонентам

Все компоненты с изображениями — на одной странице →

Как вентили собирают из NAND — схемы и транзисторный бюджет →

Базовая логика

Input (Вход) — источник сигнала, переключается кликом
Output (Выход) — выходной порт схемы, проверка тестом
NAND (И-НЕ) — универсальный логический элемент, таблица истинности
NOT (Инвертор) — простейший логический элемент, инверсия сигнала
AND (И) — логическое умножение, маскирование битов
OR (ИЛИ) — логическое сложение, объединение условий
XOR (Искл. ИЛИ) — контрольный инвертор, основа сумматоров
NOR (ИЛИ-НЕ) — основа RS-триггеров, универсальный элемент

Арифметика и маршрутизация

Half Adder — полусумматор, сложение двух битов
Full Adder — полный сумматор, ripple-carry цепочка
ADDER8 — 8-битный сумматор, награда уровня 8
ALU8 — 8 операций: ADD, SUB, AND, OR, XOR, NOT, SHL, SHR
MUX (2→1) — мультиплексор, цифровой переключатель
BusMUX — шинный мультиплексор, выбор целого байта
Splitter — разделитель шины на 8 битов
Maker — сборщик 8 битов в шину
BusInput — 8-битный вход, значение ползунком 0–255
BusOutput — 8-битный выход, десятичный индикатор
BusConstant — константа на шине, маски и адреса
BusNOT — побитовое НЕ, дополнение до 255
BusAND — побитовое И, защита от конфликтов на шине
BusOR — побитовое ИЛИ, установка битов
BusXOR — побитовое XOR, сравнение и toggle
BusSHL — сдвиг влево, умножение на 2
BusSHR — сдвиг вправо, деление на 2
BusZero — детектор нуля на шине

Память и состояние

DFF (D-триггер) — запоминание бита по фронту Clock
Register8 — 8-битный регистр, аккумулятор процессора
IndexRegister (IX) — индексный регистр, косвенная адресация
RAM (256 байт) — оперативная память, чтение и запись
ROM (256 байт) — постоянная память, хранение программы

Периферия (Memory-Mapped I/O)

MatrixDisplay 16×16 — матричный дисплей, порты 0xFC/0xFD/0xFF
Gamepad — 4-кнопочный геймпад, порт 0xFE
LFSR (ГСЧ) — генератор случайных чисел, порт 0xFA
LED8 — светодиодная линейка, визуализация байта
Manual Clock — ручной тактовый генератор

Процессор и управление

Clock — тактовый генератор, синхронизация схем
Display — дисплей dec/bin/hex, отладка
ProgramCounter — счётчик команд, +Inc за такт
Decoder — дешифратор команд, 9 управляющих сигналов
Decoder V2 — дешифратор команд V2: JZ/JN раздельно, WE аккумулятора, 12 сигналов
AddrDecoder — дешифратор адреса, RAM vs I/O
Ассемблер — архитектура, система команд, синтаксис, отладка
Ассемблер RISC Lab — 32 регистра, форматы RV32I, ошибки сборки, примеры

Статьи по схемотехнике

Для преподавателей

Методические материалы для внедрения курса «Компьютер Ершова» в учебную программу.

Ершов и «Программирование — вторая грамотность» — почему курс носит это имя
Методическое руководство — философия курса, аппаратная платформа, отладка, финальный проект
Презентация проекта — питч для администрации школы: ценность, результаты, профориентация
В чём уникальность «Компьютера Ершова» — конкурентный анализ: сравнение с Nand2Tetris, Turing Complete, CircuitVerse и HDLBits
Ershov Board — Техническое задание — компонентная база, pin-mapping, шелкография, Ershov Loader
Программа курса — таймлайн 47 уровней: задание, сложность, время и измеримый результат каждого

Verilog / Программирование железа

Цикл статей «От кода к кремнию» — о том, как писать на Verilog и создавать собственную аппаратуру.

Кремний вместо кода: почему Verilog — это не программирование
Verilog для начинающих: первый модуль за 15 минут
Как железо принимает решения (Жизнь без if/else)
Учим кремний математике (Секрет символа «+»)
Иерархия: как не утонуть в проводах
Шины данных: от отдельных битов к байтам
АЛУ: Сердце вашего процессора
Verilog: память и время — триггеры, регистры, RAM
Отладка Verilog-схем — диагностика, дампы проводов, маркер сбойного такта
Tang Nano 9K: от ZIP до платы — путь проекта в реальное железо

Инструменты и разделы

Онлайн-инструменты для практики и тематические хабы.

Симулятор логических схем — бесплатный онлайн-симулятор: 47 уровней от провода до процессора
Генератор таблиц истинности — полная таблица по любой булевой формуле
Конвертер систем счисления — двоичная, десятичная и шестнадцатеричная системы
Калькулятор булевых функций — СДНФ, СКНФ, полином Жегалкина, минимизация и карта Карно
Хаб «Verilog и FPGA» — с чего начать: статьи, гайд уровня 47, плата Ershov Board
Хаб «Микроархитектура RISC» — следующий этап RISC Lab: методика, 20 уровней, статус разработки
Сравнение с другими проектами — NandGame, Turing Complete, Nand2Tetris